Bien que de faible énergie, les décharges électrostatique (ESD- Electrostatic Discharge) est généralement destructrice pour les composants microélectroniques du fait des différences de potentiel  importantes et des fortes élévations de température localisées qu'elle peut générer. Cette sensibilité est d'autant plus grande que les technologies subissent une réduction d'échelle. En technologie CMOS, les tensions de claquages des oxydes ont tendance à diminuer avec la finesse de la technologie tandis que les niveaux de qualification ESD que doivent supporter un circuit intégré n'ont pas changés depuis plusieurs années.  Cette thèse traite des composants de « puissance » ainsi que des circuits de contrôle permettant le passage des courants ESD au travers d'un réseau adapté aux différentes contraintes d'utilisation. Dans un premier temps nous verrons les différents types de  décharges électrostatiques que sont le « HBM » (Human Body Model), le « MM » (Machine Model) et le « CDM »  (Charged Device Model). Puis, un état de l'art des composants et des stratégies de protection, l'étude se concentre sur les entrées/sorties (I/O) (input/Output) dont la tension nominale de fonctionnement  est supérieure à la tension nominale d'alimentation de la technologie.Nous verrons dans la suite, une étude du  transistor ggNMOS composé de deux  NMOS en série (gate grounded NMOS). Il est  utilisé comme protection local dans les  I/O tolérants des tensions supérieures à la tension d'alimentation. Il s'agit de la mise en série de transistor MOS permettant une répartition des niveaux de tensions entre les différents terminaux (points d'accès) des transistors (grille, drain, source et substrat). De ce faite, nous étudierons une sortie d'interface de type drain ouvert constitué de deux transistors NMOS. L'utilisation de ces techniques de conception est nécessaire pour répondre à certaines normes de transmission de signaux comme l'USB qui fonctionnement sous 5V ou encore certains protocoles, tel que le « HDMI » (High Definition MultiMedia Interface), qui fonctionne sous 3,3 V. D'autres applications spécifiques, comme les mémoires programmables, nécessitent ponctuellement des tensions de l'ordre de 7V pour leur cycle d'écriture. Dans ce dernier cas, la mission de la protection ESD associée à cette interface est de protéger le circuit intégré contre les agressions électrostatiques tout en étant robuste à la tension de programmation. De fortes contraintes liées à l'encombrement de la protection font du thyristor un candidat compact et intéressant grâce à sa très forte conductivité intrinsèque.Nous étudierons différentes topologies du thyristor parasite disponible dans les technologies CMOS. Nous nous concentrerons sur les tensions de déclenchement dans différent mode de déclenchement.De nouveaux paramètres sont à prendre en compte, tel que les courants de substrat induits par le passage de courants importants dans les composants de puissance de même que des courants liés au déplacement des charges dans le substrat lors de stress CDM. On en fera le constat par le biais des images d'analyses de défaillances et quelques simulations. Et enfin, le sujet de la haute tension conduit naturellement à se poser la question de la réalisation de diode Zener en technologies CMOS. Une tentative de réalisation de diode ZENER montre la difficulté de réalisation de celle-ci.