La réglementation mondiale, pour des appareils de courte portée, permet l'utilisation sans licence de plusieurs Gigahertz de bande autour de 60 GHz. La bande 60 GHz répond aux besoins des applications des réseaux de capteurs très haut débit autonomes en énergie, ou les transmissions à plusieurs Gbit/s avec des contraintes de consommation d'énergie. Récemment, les interfaces radios fonctionnant dans la bande millimétrique n'étaient réalisables qu'en utilisant des technologies III-V coûteuses. Aujourd'hui, les avancées des technologies CMOS nanométriques permettent la conception et la production en masse des circuits intégrés radiofréquences (RFIC) à faible coût.Cette thèse s'inscrit dans des travaux de recherches dédiés à la réalisation d'un système dans un boîtier (SiP, System in Package) à 60 GHz contenant à la fois l'interface radio (bande de base et circuits RF) ainsi qu'un réseau d'antennes.La première partie de cette thèse est dédiée la conception de la tête RF de l'émetteur-récepteur à faible consommation pour l'interface radio. Les blocs clefs de cette tête RF (amplificateurs, mélangeurs et un oscillateur commandé en tension) sont conçus, réalisés et mesurés en utilisant la technologie CMOS 65 nm de ST Microelectronics. Des éléments actifs et passifs sont développés spécifiquement pour être utilisé au sein de ces blocs. Une étape importante vers l'intégration de la tête RF complète de l'émetteur-récepteur est l'assemblage de ces blocs de base. Dans ce but, une tête RF pour le récepteur a été réalisée. Ce circuit présente une consommation et un encombrement plus réduit que l'état de l'art.La deuxième partie de cette thèse présente le développement des modèles comportementaux des blocs de base conçus. Ces modèles niveau système sont nécessaires afin de simuler le comportement du SIP. Ce dernier devient trop complexe si des modèles détaillés du niveau circuit sont utilisés. Dans cette thèse, une nouvelle technique modélisant le comportement en régime transitoire, permanent et le bruit de phase des oscillateurs commandés en tension est proposé. Ce modèle est implémenté dans le langage de description de matériel VHDL-AMS.La technique proposée utilise des réseaux de neurones artificiels pour approximer la caractéristique non linéaire du circuit. La dynamique est décrite dans l'espace d'état. Grâce à ce modèle, il est possible de réduire d'une façon drastique le temps de calcul des simulations système tout en conservant une excellente précision.